PCB 방습 코팅 — Parylene 박막이 두께보다 연속성으로 막는 원리

1분 요약 (Executive Summary)

• 문제 — 인쇄회로기판의 절연 성능을 무너뜨리는 것은 단순히 수분의 총량이 아닙니다. 기판 표면에 남은 이온성 오염물질과 수분, 전위차가 단 한 지점에서 만나는 순간 고장이 시작됩니다.
• 해법 — Parylene은 기체 상태로 증착(CVD)되므로, 액상 코팅이 닿기 어려운 모서리, 부품 뒤편의 그림자 영역, 좁은 틈새까지 끊김 없는 막을 만듭니다.
• 한계 — 코팅은 남은 오염을 씻어 내는 세정 공정을 대신할 수 없습니다. 플럭스 잔사나 이온성 오염물질을 남긴 채 그 위를 덮으면 오히려 오염원을 코팅막 안에 가두게 됩니다.
• 다음 단계 — 도면, 부품 높이, 마스킹 영역, 사용 환경 네 항목을 알려 주시면 검토 후 맞는 Parylene 종류와 두께를 회신드립니다.

방습 코팅은 무조건 두껍게 입힐수록 안전할 것이라고 생각하기 쉽지만, 실제 인쇄회로기판(PCB)에서는 그렇지 않습니다. 아무리 두꺼운 코팅이라도 단 한 곳이 뚫려 있으면 그 자리에서 고장이 시작될 수 있습니다. 반대로 마이크로미터(µm) 단위의 초박막이라도 표면 전체에 끊김 없이 이어져 있다면, 고장이 시작될 지점 자체가 생기지 않습니다.

PCB 방습 코팅을 검토하는 회로·품질 담당자를 위해, 방습 코팅의 정의와 기판이 고장 나는 과정, 두꺼운 액상 코팅의 한계, Parylene(파릴렌) 코팅의 차이, 고집적 기판에서 얻는 이점, Parylene의 한계, 적용 전 확인 항목을 차례로 정리합니다.

PCB 방습 코팅이란 무엇인가?

PCB 방습 코팅은 수분을 100 % 막는 물리적 벽이 아니라, 기판 표면에 전류가 흐를 수 있는 연속된 전해질 막이 생기지 않게 하는 보호막입니다. 차단 성능이 어디까지이고 어디서 멈추는지는 Parylene 코팅 장점에 함께 정리했습니다.

기판 표면에 물방울이 맺히는 것만으로 곧바로 회로 고장이 나지는 않습니다. 고장은 미처 씻어 내지 못한 플럭스 잔사나 염분 같은 이온성 오염물질(Ionic contaminant)이 수분과 만나 '연속된 전해질 물길'을 만들고, 그 상태에서 회로에 전위차가 생길 때 비로소 시작됩니다.

이런 이유로 방습 코팅의 성능을 평가하는 지표도 코팅 두께가 아니라 표면절연저항(SIR)입니다. IPC의 SIR 표준 시험법(IPC-TM-650 2.6.3.7) 1항은 이 시험의 목적을 "이온화된 수막이 일으키는 누설 전류"와 "전기화학적 부식과 덴드라이트 성장"을 함께 평가하는 것으로 명시합니다(참고자료 1).

기판은 어떤 과정을 거쳐 고장 나는가?

기판의 전기적 고장은 무작위로 생기지 않고, 전해질 막 형성 → 누설 전류 발생 → 전기화학적 마이그레이션(ECM)이라는 세 단계를 거쳐 진행됩니다.

1. 전해질 막 형성 — 기판 표면에 남은 플럭스 잔사나 염분 같은 이온성 오염물질이 공기 중 수분에 녹아들면서 미세한 전해질 막이 생깁니다.
2. 누설 전류 발생 — 그 전해질 막 위에 전위차가 생기면 회로 패턴 사이로 미세한 누설 전류가 새어 나가기 시작합니다.
3. 전기화학적 마이그레이션(ECM) — 양극의 금속(주석, 구리 등)이 이온으로 녹아 나와 음극 쪽으로 옮겨 간 뒤 다시 석출됩니다. 이 석출물이 나뭇가지 모양의 미세한 결정인 덴드라이트로 음극에서 양극 쪽으로 자라 맞은편 전극에 닿으면, 두 전극이 이어져 회로가 단락됩니다(참고자료 7).

이런 고장을 좌우하는 것은 수분의 양보다 수분이 이온성 오염원과 만나느냐입니다. 표면 염화나트륨(NaCl) 오염도가 1.56 µg/cm²를 넘고 기판 표면의 습도가 그 염의 임계 습도(Critical relative humidity)에 가까워지면 누설 전류가 크게 늘었다는 실측 결과가 있습니다(참고자료 3).

핵심은 '연속성'입니다. 기판 표면에 연속된 전해질 물길이 만들어지지 않으면 이 고장 과정은 시작되지 않습니다. 방습 코팅의 역할은 수분을 완전히 막는 것이 아니라 수막의 연속성을 끊는 데 있습니다.

두꺼운 액상 코팅이 왜 오히려 위험한가?

아크릴, 우레탄, 실리콘 같은 액상 코팅제는 두껍게 발라도 도포 뒤 중력, 표면장력, 젖음성에 따라 흘러내리며 굳기 때문에, 모서리나 부품 뒤편의 그림자 영역, 좁은 틈새에서는 막이 얇아지거나 끊깁니다(참고자료 15).

평균 두께를 높이려고 도포량을 늘려도 기판 전체의 두께 편차는 사라지지 않습니다. 오히려 액이 고인 부위만 불룩하게 두꺼워져 경화 수축 응력이 커지고, 막이 상대적으로 얇은 모서리에는 균열이 생길 수 있습니다. 폴리우레탄 코팅을 다룬 DTU 학위논문도 코팅 두께의 영향은 작고 밀착 특성의 영향이 더 크다고 해석했습니다(참고자료 4).

액상 코팅에서 막이 제대로 형성되지 않는 취약 부위는 세 곳입니다. 스프레이·딥·셀렉티브 등 도포 방식별 차이는 컨포멀 코팅 공법 비교에 정리했습니다.

• 부품 모서리와 리드 어깨 — 표면장력 때문에 코팅액이 모서리에서 밀려나면서, 칩 부품의 날카로운 모서리와 집적회로(IC) 리드 어깨 부근의 막이 얇아집니다. 얇은 액막의 흐름을 계산한 연구는 기재의 곡률이 액막에 압력을 더하는 것과 같아서, 처음에 고르게 입힌 막도 표면장력에 끌려 모양이 바뀐다는 것을 보여 주었습니다(참고자료 8).
• 그림자 영역(Shadowing) — 키 큰 커패시터나 커넥터 뒤편은 분사 노즐의 각도에 가려 코팅액이 아예 닿지 않는 사각지대가 됩니다.
• 좁은 틈새 — 다핀 패키지의 좁은 리드 사이나 부품 하부는 코팅액의 점도 때문에 안쪽으로 들어가지 못해 빈 공간으로 남거나, 반대로 액이 갇힌 채 두껍게 굳으며 기포를 만듭니다.

이 취약 부위는 코팅 재료의 결함이라기보다 액체를 바르는 방식의 물리적 한계에서 생깁니다. 리플로우와 웨이브 솔더링을 거친 실제 PCB에서는 코팅액의 점도, 부품의 스탠드오프 높이와 크기에 따라 코팅이 덮는 범위와 부품 아래로 스며드는 정도가 달라집니다(참고자료 4). 평판 시편에서 여유 있게 합격한 코팅이 고집적 실장 기판에서 고장을 일으키는 것도 이 때문입니다(Parylene vs 액상 코팅 총소유비용).

Parylene 코팅은 액상 코팅과 무엇이 다른가?

Parylene과 액상 코팅의 차이는 두께가 아니라 '표면에 닿는 방식'입니다. Parylene은 액체를 붓거나 뿜지 않고, 진공 챔버 안에서 기체 상태의 단량체가 부품 표면에 직접 닿아 그 자리에서 중합하며 쌓이는 화학 기상 증착(CVD) 공정을 거칩니다(증착 3단계). 덕분에 액상 코팅이 얇아지거나 끊기는 취약 부위에서도 막이 이어집니다.

• 표면장력의 영향 없음 — 기체 상태로 증착되므로 표면장력이 작용하지 않아, 날카로운 모서리나 각진 부위에서도 막이 흘러내리지 않습니다.
• 기체 확산으로 침투 — 기체 분자가 확산하는 성질 덕분에, 키 큰 부품 뒤편의 그림자 영역, 다핀 IC 리드 사이, 좁은 부품 하부 틈새까지 들어가 막을 만듭니다. 다만 좁고 깊은 틈 안쪽은 입구보다 얇아집니다(참고자료 12).
• 연속막 형성 — 상온 기상 증착으로 핀홀(미세 구멍)이 없는 막을 만든다는 것이 총설의 일반 서술입니다(참고자료 9). 핀홀 없는 막이 되는 최소 두께를 잰 결과는 아닙니다. 1 µm 미만의 얇은 막에서는 표면 오염 자리에 핀홀이 남을 수 있고(참고자료 10), Parylene C 막은 1 µm보다 얇아질수록 누설 전류가 급격히 커졌으며 저자는 공극과 불연속부를 그 원인으로 보았습니다(참고자료 11).

이런 특성으로 Parylene은 µm 단위의 얇은 막으로도 방습과 절연 역할을 합니다. (주)와인은 0.5–50 µm 범위에서 코팅 공정을 운영합니다(참고자료 16).

다만 PCB 방습에는 막이 끊김 없이 이어지는 최소 두께가 필요합니다. 1 µm 미만에서는 핀홀과 불연속부가 보고되므로(참고자료 10 · 11), 실무에서 쓰는 최소 두께는 그보다 위에서 정합니다. 용도별 목표 두께를 정하는 방법은 두께 설계에, 아크릴·우레탄·실리콘·에폭시까지 포함한 계열별 장단점은 컨포멀 코팅 종류 비교에 정리했습니다.

고집적 기판에서 초박막 코팅이 유리한 이유는 무엇인가?

고집적 PCB에서는 두꺼운 액상 막이 열·치수·전기·응력 네 방면에서 부작용을 만드는데, Parylene 초박막은 방습 성능을 지키면서 이 부담을 줄입니다. 부품 간격이 좁고 방열 여유가 적은 기판일수록 두꺼운 막의 부작용이 커집니다.

상온 증착은 표면실장(SMT) 공정이 끝난 완성 기판에 적용하기에 유리합니다. 유기 용제를 쓰지 않아 플라스틱 커넥터나 라벨이 손상될 염려가 없고, 별도의 열 경화 공정이 없어 전해 커패시터처럼 열에 민감한 부품에 열 부담을 주지 않습니다. 액상 코팅의 경화 온도와 부품이 견디는 온도를 숫자로 비교하는 방법은 상온 증착 도입 판단 세 가지에 정리했습니다.

드론이나 항공우주 기기처럼 무게 제약이 엄격한 제품에도 유리합니다. 10 µm 두께의 Parylene C가 더하는 무게를 밀도로 계산하면 1 m²당 12.9 g에 불과합니다. Parylene 코팅으로 무겁고 두꺼운 방수 하우징을 줄이거나 없앨 수 있다면, 하우징에서 줄어드는 무게가 코팅이 더하는 무게보다 커서 전체 시스템이 가벼워집니다(드론·UAV 방수 코팅).

초박막 Parylene도 해결하지 못하는 것은?

Parylene에도 재작업의 어려움, 수작업 마스킹, 세정 공정 대체 불가라는 세 가지 한계가 있습니다. 코팅이 모든 문제를 풀어 주지는 않으므로, 이 세 가지는 적용 전에 따로 대비해야 합니다.

• 재작업의 어려움 — Parylene은 녹는점 아래에서 용매에 녹지 않습니다. 산소 플라즈마로 제거할 수는 있지만 노출된 면 전체가 깎여 나가므로(참고자료 14), 완성된 실장 기판에서 특정 부품만 교체하거나 회로를 수정하기는 어렵습니다. 회로 변경이 잦은 개발 초기보다는 설계가 확정된 양산 단계에 적용하기를 권합니다(단점 솔직 리뷰).
• 수작업 마스킹 공정 — 커넥터 단자, 테스트 패드, 골드핑거, 방열 패드처럼 전기·열 접촉이 유지돼야 하는 부위는 코팅 전에 일일이 마스킹해야 합니다. 기판 한 장당 마스킹할 지점이 많을수록 작업 시간이 늘고 단가도 함께 올라갑니다(코팅 비용 구조).
• 세정 공정 대체 불가 — 코팅은 기판 표면에 남은 오염물질을 씻어 내는 세정 공정을 대신할 수 없습니다. 플럭스 잔사 같은 오염원을 남겨 둔 채 그 위를 코팅하면, 오히려 오염물질을 막 안에 가두게 됩니다. 아크릴 코팅 연구에서 무세척 플럭스(No-clean flux) 잔사를 남긴 기판은 세정한 기판보다 ECM으로 더 빨리 고장 났고(참고자료 5), 액상 코팅 세 종류를 비교한 연구에서는 플럭스 잔사가 코팅 밀착에 가장 크게 작용했습니다(참고자료 6). 액상 초박막 불소계 코팅은 수계·아디프산/글루타르산계 플럭스 잔사 위에서 두께와 관계없이 누설 전류가 1 mA 수준으로 치솟았습니다(참고자료 4).

적용 전 무엇을 확인해야 하는가?

PCB에 Parylene 코팅을 적용하기 전에는 세정 상태, 마스킹 영역, 적용 시점 세 가지를 먼저 확정해야 합니다.

1. 세정 상태 확인 — 코팅 전에 플럭스 잔사와 각종 이온성 오염물질이 제거됐는지 확인합니다. 기판의 세정 상태가 코팅 뒤의 표면절연저항(SIR)을 좌우하기 때문입니다.
2. 마스킹 영역 지정 — 커넥터 단자, 테스트 패드, 골드핑거, 방열 패드처럼 전기·열 접촉을 위해 코팅에서 빼야 할 영역은 도면에 모두 표시해야 합니다.
3. 적용 시점 검토 — 회로 설계 변경이나 주요 부품 교체 가능성이 아직 남아 있는 개발 단계라면, 코팅 시점을 가급적 양산 직전으로 미루는 것이 좋습니다.

핵심 요약

• 방습 코팅의 본질 — PCB 방습 코팅의 목적은 코팅층을 무조건 두껍게 올리는 것이 아니라, 기판 표면에 전류가 흐를 수 있는 연속된 전해질 물길이 생기지 않게 막는 데 있습니다.
• 성패를 정하는 취약 지점 — 코팅의 성패는 가장 두꺼운 면이 아니라 모서리, 부품 틈새, 그림자 영역처럼 막이 가장 얇고 취약해지기 쉬운 지점에서 판가름 납니다. 방습 성능의 평가 지표가 코팅 두께가 아니라 표면절연저항(SIR)인 것도 이 때문입니다.
• Parylene 박막이 통하는 이유 — Parylene 코팅이 얇은 막으로도 방습 역할을 하는 것은 기체 상태로 증착돼 막이 끊기거나 빈 곳이 거의 없이 이어지기 때문입니다. 다만 이 연속성은 두께가 약 1 µm 이상일 때 안정적으로 성립합니다.
• 세정 공정의 선행 — 코팅은 기판에 남아 있던 오염을 지워 주는 세정 공정을 대신할 수 없습니다. 이온성 잔사를 제거하지 않은 채 코팅하면 결국 막 안쪽에서 고장이 시작되므로, 코팅 전에 세정을 먼저 마쳐야 합니다.

이 글의 코팅 두께와 마스킹 기준은 (주)와인의 자사 설비 운영 기준이며, 고장 기전은 관련 표준과 문헌을 따릅니다. 기판의 구체적인 형상, 부품의 스탠드오프 높이, 마스킹 지점 수에 따라 실제 적용 사양은 달라질 수 있습니다.

도면·부품 높이·마스킹 영역·사용 환경 네 항목을 알려 주시면 검토 후 맞는 Parylene 종류와 두께를 회신드립니다. 일반 준비 사항은 견적 요청 체크리스트에 정리했습니다. Parylene 코팅 개요 · 상담 문의

참고자료

번호는 성격별로 묶어 매겼습니다(시험 규격 → 학술 문헌 → 산업 기술자료 → 자사 데이터). 본문 괄호 안의 번호가 해당 항목을 가리킵니다. 아래 자료는 고장 기전과 공정 물리를 다룬 것이며, (주)와인의 두께 범위·마스킹 정밀도 같은 운영 수치는 자사 기준입니다(참고자료 16). 학술 문헌은 「고장 기전·습도·코팅 도포」(3–8)와 「Parylene 증착·막 특성」(9–14) 두 묶음이며, 3–8은 코팅하지 않은 기판·액상 코팅·수치 모형 연구로 Parylene을 시험하지 않았습니다.

시험·평가 규격

1. IPC-TM-650 Test Methods Manual, Method 2.6.3.7, Surface Insulation Resistance, IPC, 2007-03. https://www.electronics.org/sites/default/files/test_methods_docs/2-6-3-7.pdf (2026-08-09 확인) — 1항 Scope가 이 시험법의 목적을 "이온화된 수막(ionized water films)에 의한 누설 전류"와 "시험체의 전기화학적 열화(부식·덴드라이트 성장)"를 동시에 평가하는 것으로 규정. 평가 지표가 두께가 아니라 SIR인 근거.
2. IPC-9201, Surface Insulation Resistance Handbook, IPC. — 위 시험법 2.1항이 참조 문서로 지정한 SIR 해설서.

학술 문헌 — 고장 기전·습도·코팅 도포

3. Verdingovas, V., Jellesen, M. S. & Ambat, R., "Impact of NaCl Contamination and Climatic Conditions on the Reliability of Printed Circuit Board Assemblies", IEEE Transactions on Device and Materials Reliability 14(1), 42–51, 2014. https://doi.org/10.1109/TDMR.2013.2293792 (2026-10-10 DTU 연구 데이터베이스 초록 확인, 서지는 Crossref 대조) — 0805 크기 단일 부품과 SIR 빗살 패턴에 IPC J-STD-001 수준 부근의 염화나트륨을 미리 묻히고, 5–10 V 바이어스·상대습도 60–98 %·15–65 °C에서 누설 전류를 측정(주변 습도를 올리거나 냉각대로 기판 온도를 낮춰 표면 습도를 바꿈). 염화나트륨 1.56 µg/cm² 초과에서 표면 습도가 염화나트륨의 임계 습도에 가까울 때 누설 전류가 크게 증가. 결로에 가까운 조건에 오래 두면 전극 부식으로 주석 위스커·힐록이 자람. 코팅하지 않은 시편의 결과입니다.
4. Mantis, I., Preventive measures for humidity effects on electronics: Investigation on factors affecting conformal coating performance, Ph.D. thesis, Technical University of Denmark, 2024, 214 p. https://orbit.dtu.dk/en/publications/preventive-measures-for-humidity-effects-on-electronics-investiga/ (2026-08-09 확인, 2026-10-10 DTU 연구 데이터베이스 초록 재확인) — 리플로우·웨이브 솔더링을 거친 실제 형상 부품에서 코팅 도포 범위와 부품 하부 미충전이 코팅 점도, 부품 스탠드오프 높이·크기에 좌우됨. 폴리우레탄 코팅(논문 3)에서는 확산 특성보다 전체 수분 흡수량이 누설 전류를 키웠고, 저자는 이를 코팅 두께의 영향은 작고 밀착 특성에 더 의존한다는 뜻으로 해석. 초박막 불소계 코팅(논문 2)은 수계·아디프산/글루타르산계 플럭스가 있을 때 두께와 관계없이 1 mA 수준의 누설 전류 급등. 액상 컨포멀 코팅을 대상으로 한 연구이며, 학위논문 본문이 아니라 초록 범위에서만 인용했습니다.
5. Rathinavelu, U., Jellesen, M. S., Møller, P. & Ambat, R., "Effect of No-Clean Flux Residues on the Performance of Acrylic Conformal Coating in Aggressive Environments", IEEE Transactions on Components, Packaging and Manufacturing Technology 2(4), 719–728, 2012. https://doi.org/10.1109/TCPMT.2012.2186456 (2026-10-10 DTU 연구 데이터베이스 초록 확인, 서지는 Crossref 대조) — 무세척 플럭스 잔사를 묻히거나 세정한 적층판·SIR 빗살 기판에 아크릴 코팅을 올려 60 °C 탈이온수에 10일 침지한 뒤 현미경 관찰, 12 V 바이어스 정전위 시험으로 누설 전류 측정. 잔사가 있는 코팅 시편은 노출 뒤 표면 전체에 블리스터가 생기고 밀착 강도가 떨어졌으며, 잔사가 있는 SIR 기판은 세정한 기판보다 전기화학적 마이그레이션으로 더 빨리 고장. 아크릴 코팅 결과이며 Parylene은 시험하지 않았습니다. 원문을 확보하지 못해 초록 범위에서만 인용했습니다.
6. Li, F., Verdingovas, V., Mantis, I., Jellesen, M. S. & Ambat, R., "Compatibility study of no-clean flux residue and conformal coatings using two electrode electrochemical impedance method", Microelectronics Reliability 159, 115452, 2024. https://doi.org/10.1016/j.microrel.2024.115452 (출판사 등록 초록 기준, 서지는 2026-10-10 Crossref 대조, CC BY 4.0) — 저자 소속 Technical University of Denmark. 빗살 모양 SIR 패턴 시험 기판에 액상 코팅 세 종류를 올려 습도 반복 노출 중 2전극 임피던스로 수분 흡수를 추적하고, 이어 정전위 전류 측정으로 기판 면에 닿은 수분의 영향을 평가. 코팅의 방습성과 밀착이 부식 방지 성능을 정하는 중요한 인자이고, 무세척 플럭스 잔사가 코팅의 밀착에 가장 크게 작용. 세 코팅 가운데 탄성 아크릴레이트가 플럭스 오염 조건에서도 밀착이 가장 좋았음. 원문을 확보하지 못해 초록 범위에서만 인용했습니다. Parylene은 시험 대상이 아닙니다.
7. Minzari, D., Jellesen, M. S., Møller, P. & Ambat, R., "On the electrochemical migration mechanism of tin in electronics", Corrosion Science 53(10), 3366–3379, 2011. https://doi.org/10.1016/j.corsci.2011.06.015 (2026-10-10 DTU 연구 데이터베이스 초록 확인, 서지는 Crossref 대조) — 주석의 전기화학적 마이그레이션은 음극에서 양극 쪽으로 자라는 수지상(덴드라이트) 금속 석출을 낳고, 바이어스가 걸린 전극을 단락시켜 간헐 또는 완전 고장으로 이어질 수 있음. 여러 환경·바이어스 실험 결과와 전극의 국부 pH 변화를 주석 화학종의 열역학 안정도(Pourbaix 도표)와 묶어 기전을 논의. 원문을 확보하지 못해 초록 범위에서만 인용했습니다.
8. Schwartz, L. W. & Weidner, D. E., "Modeling of coating flows on curved surfaces", Journal of Engineering Mathematics 29(1), 91–103, 1995. https://doi.org/10.1007/BF00046385 (2026-10-10 출판사 등록 초록 확인, 서지는 Crossref 대조) — 얇은 뉴턴 점성 액막의 시간 변화 식에 기재 곡률을 넣어, 윤활 이론의 가정 아래 표면 곡률이 시간에 따라 변하지 않는 압력 분포를 더하는 것과 같음을 보임. 「안쪽」·「바깥쪽」 모서리를 가진 여러 기재 형상을 다루고, 처음에 고르게 입힌 막이 표면장력에 의해 결국 에너지가 가장 낮은 안정 형상으로 옮겨 가며, 비선형 계산 결과가 산업 현장의 코팅 결함을 시사한다고 적음. 수치 모형 연구이며 컨포멀 코팅재나 실장 기판의 두께를 잰 값이 아닙니다. 원문을 확보하지 못해 초록 범위에서만 인용했습니다.

학술 문헌 — Parylene 증착·막 특성

9. Ortigoza-Diaz, J., Scholten, K., Larson, C., Cobo, A., Hudson, T., Yoo, J., Baldwin, A., Weltman Hirschberg, A. & Meng, E., "Techniques and Considerations in the Microfabrication of Parylene C Microelectromechanical Systems", Micromachines 9(9), 422, 2018. https://doi.org/10.3390/mi9090422 (2026-10-10 원문 확인, Europe PMC 전문 PMC6187609, CC BY 4.0) — 미국 서던캘리포니아대. 서론: Parylene은 CVD로 얇고 컨포멀하며 핀홀 없는 막으로 증착할 수 있다는 서술. 2절 서두: 상온에서 고도로 컨포멀한 CVD 공정으로만 증착하며 증착 속도는 대략 2 µm/h. 총설의 일반 서술이며 핀홀 없는 막이 되는 최소 두께를 잰 연구가 아닙니다. 1 µm 미만 막의 핀홀·불연속부는 참고자료 10 · 11을 따릅니다.
10. Afshari, E., Verplancke, R., Cauwe, M. & Op de Beeck, M., "Quality and Lifetime of Thin Parylene F-VT4 Coatings for Hermetic Encapsulation of Implantable Medical Devices", Coatings 15(6), 648, 2025. https://doi.org/10.3390/coatings15060648 (2026-10-07 원문 확인) — 시료: A-174 실란 처리 후 상용 CVD 장비로 Parylene F-VT4를 0.3·0.6·0.9·1.2 µm 증착, 두께는 다이머 투입량으로 조절. 핀홀 시험(표 1): 유리 위에 구리 1 µm를 입힌 시료를 구리 식각액에 10분씩 3회 담근 뒤 중앙 2 cm × 2 cm의 식각 구멍 수(시료 3개 평균 ± σ, 30분 기준)가 0.3 µm 42 ± 5, 0.6 µm 6 ± 2, 0.9·1.2 µm 0. 저자 해석(8쪽, 그림 6): 클린룸에서도 피할 수 없는 입자·건조 얼룩·화학 잔류물 자리에서 초기 핵 생성이 막혀 핀홀이 생기며, 막이 두꺼워지면 측면 성장으로 작은 핀홀부터 닫힘. 닫힌 핀홀도 아래쪽이 불완전해 약한 지점으로 남으므로 기판 청정도와 최소 두께가 모두 필요하고, 오염 관리가 나쁘면 최소 두께가 커짐. 수명 시험(PBS 60 °C, 구리 미앤더 저항 3배 기준): 첫 고장 5·38·169·331일, Q10 = 2로 환산한 37 °C 수명 약 25일·6.4개월·2.3년·4.5년(표 4). 0.9 µm 막도 197일째 약한 지점에서 시작된 1차 부식이 관찰됨. Parylene C가 아닌 F-VT4 결과이며, 수명값은 부식에 민감한 평면 구리 시험 구조(면적 약 0.4 cm²)에 대한 값이라고 저자들이 밝힙니다.
11. Kahouli, A., "Effect of film thickness on structural, morphology, dielectric and electrical properties of parylene C films", Journal of Applied Physics 112(6), 064103, 2012. https://doi.org/10.1063/1.4752022 (2026-10-07 원문 확인) — 실험: 승화로·열분해로·벨자형 증착 챔버로 된 실험실 장비에서 p형 Si(100) 기판에 상온 증착, 유전 측정 두께 40–83,000 nm(XRD 20–20,000 nm), 금 점전극(약 π mm²). 실험 설계(2쪽): 100 nm 미만 박막의 전기 측정에서 막을 관통하는 핀홀이 전극 간 단락을 일으키므로, 이를 피하는 가장 효과적인 방법으로 측정 전극 면적을 줄였다는 서술. 결과: 약 40 nm(회전 반경) 아래는 비정질, 그 위는 반결정 구조. 유전율은 두께에 따라 거듭제곱 법칙으로 증가하며, 임계 두께 1000 nm 아래에서 벌크 값보다 낮아짐 — 저자 해석은 공극·불연속부(결정 크기·분자 배열 왜곡도 함께 거론). 누설전류 밀도는 두께가 줄면 급증(그림 6) — 저자 해석은 비정질 성분 증가와, 결정 크기가 작은 1000 nm 미만 막의 공극·불연속부가 전도를 돕는다는 것. 10 µm 이상에서는 두께와 거의 무관. 대학 실험실 장비의 결과이며, 핀홀 밀도를 직접 센 연구는 아닙니다.
12. Broer, D. J. & Luijks, W., "Penetration of p-xylylene vapor into small channels prior to polymerization", Journal of Applied Polymer Science 26(7), 2415–2422, 1981. https://doi.org/10.1002/app.1981.070260727 (2026-10-07 원문 확인) — 유리 측벽 사이 틈 14·28·56 µm, 길이 70 mm 사각 채널의 입구 거리별 두께 측정. 단량체·잔류 가스 압력 0.01 Torr에서 세 틈 모두 분자 흐름 모델과 일치하며 두께가 서서히 감소, 단량체 0.07 Torr에서 28·56 µm 틈 입구 부근의 급격한 두께 감소(그림 2). 결론: 가장 좋은 진입 특성은 낮은 증착 속도에서 얻어짐.
13. Harder, T. A., Yao, T.-J., He, Q., Shih, C.-Y. & Tai, Y.-C., "Residual stress in thin-film parylene-c", Technical Digest. MEMS 2002 IEEE International Conference, 435–438, 2002. https://doi.org/10.1109/memsys.2002.984296 · 원문 PDF는 Caltech 저장소 https://authors.library.caltech.edu/27557/ (2026-10-07 원문 확인) — 실리콘 위 Parylene C 막을 100–200 °C에서 열처리한 뒤 회전 팁 변형 게이지와 하중-처짐 멤브레인으로 잔류 응력 측정. 앞선 연구(Dabral 등)를 인용해 고온에서 약 10 MPa의 압축 고유 응력을 가정. 고정 멤브레인 360분 열처리(표 4): 140·160·180 °C에서 측정 응력 33.9·52.0·48.1 MPa. 떼어 낸 멤브레인은 80 % 이상이 열팽창 차이로 설명되며, 180 °C 막은 응력이 Parylene C 항복강도(55 MPa)에 가까워 시험 중 터짐. 결론: 관찰된 잔류 응력은 계산한 열 응력과 15 % 이내로 일치. 이 논문은 Tg를 150 °C로 보고합니다. 대학 MEMS 시편 결과입니다.
14. Meng, E., Li, P.-Y. & Tai, Y.-C., "Plasma removal of Parylene C", Journal of Micromechanics and Microengineering 18(4), 045004, 2008. https://doi.org/10.1088/0960-1317/18/4/045004 · 원문 PDF는 Caltech 저장소 https://authors.library.caltech.edu/records/9zpve-bf811 (2026-10-07 원문 확인) — 2.1절: 화학적 불활성 때문에 화학적 제거가 어렵고, 녹는점 아래에서는 용매에 녹지 않으며, 150 °C 초과의 클로로나프탈렌이나 벤조산 벤질로는 제거할 수 있지만 일반 리소그래피 공정과 맞지 않는다는 서술. 2.2절: Parylene은 산소 기반 플라즈마로 쉽게 제거되며, 산소 플라즈마는 여러 고분자를 식각함. 2.3절: 자외선 레이저 어블레이션과 수작업 기계적 제거 보고 인용. 표 3: 최고 수직 식각 속도가 플라즈마 식각 0.11 ± 0.01 µm/min(400 W), 반응성 이온 식각 0.49 ± 0.03 µm/min, 깊은 반응성 이온 식각 0.60 µm/min. 플라즈마 식각에서는 측면 식각 속도가 수직과 비슷하거나 더 큼(그림 5). 실리콘 웨이퍼 위 MEMS 구조 패터닝 연구이며 실장 기판 재작업 연구가 아닙니다.

산업 기술자료

15. Conformal Coating UK (SCH Services Ltd), "Edge Coverage and Drain Paths — Conformal Coating Design". https://www.conformalcoating.co.uk/knowledge-hub/technical-articles/conformal-coating-design-hub/edge-coverage-and-drain-paths/ (2026-08-09 확인) — 액상 코팅이 도포 후 최종적으로 어디에 자리 잡는지는 중력·표면장력·젖음성이 결정한다는 설계 지침. 학술 출처가 아닌 업계 기술자료.

자사 데이터

16. (주)와인 자사 운영 기준 (2026-08) — 코팅 두께 0.5–50 µm, 마스킹 경계 약 100 µm, 60L · 300L · 1100L 챔버(표 2). 자사 설비 운영 기준이며 규격이 정한 값이 아닙니다.